初学者如何轻松学习元器件的焊接
任何人都可以学习如何焊接，并这是去了解制造电子产品的一项重要的技能。基本焊接很容易。你只需要一个烙铁和一些焊锡。当我十几岁的时候父亲教我时，我记得很快就学会了。在本焊接介绍中，我们将首先学习焊接两根电线。然后，将学习在电路板上焊接组件。工作...
PCB贴片之模具高效设计指南
表面贴装装配过程中最重要的部分之一是将锡膏应用于印刷电路板(PCB)--这通常是通过使用模板或箔来实现的。模板是一种薄的材料(通常是不锈钢)，其内部有一系列孔(孔)，适合印刷电路板。所述焊膏模板的功能是将正确数量的焊锡膏准确地沉积到表面贴装垫上，使PCB...
TTL，RS232，RS485串口接口有哪些区别，使用该注意哪些？
串口是我们在单片机系统里面经常会用到的一种通信接口。几乎在我之前所做过的所有项目几乎都会用到串口。当然串口有很多种形态，它有TTL,RS232，还有RS485。那么这些不同的形态的串口它到底有什么区别？今天呢也就是我主要和大家分享的内容。接下来我们就来以...
工程师，双节锂电池的充电电路，该采用什么芯片方案实现呢？
工程师，在研发一些带有锂电池供电功能的项目，都会碰到一个类似的电路设计问题，也就是如何设计锂电池的充电管理电路？在不同的电路功能项目中，对锂电池的供电要求也是参差不齐；比如作为单片机系统的备用电源，工程师只需要采用单节锂电池即可实现，因为单...
600V无刷电机控制器，它的MOS管的驱动电路方案如何设计？
无刷电机，作为一个可以将电能转换成机械能的装置，在电子电路项目中，经常被工程师选用为执行机构。例如在吸油烟机中，风扇的转动就是由无刷电机控制；在工业缝纫机中，缝纫的自动化就是由无刷电机控制；在电动自行车中，骑行的速度就是由无刷电机控制；在无...
通过list实现allegro第三方网表交互布局并添加room属性
由Altium Designer等软件生成的网表导入allegro后，无法实现PCB和原理图交互布局，对器件选取和模块划分很不方便。只能通过list文件选取，然后添加room属性，实现模块划分。
1、全选本页/模块元件，这里照样按allegro原理图来得到...
Cadence16.5 叠层设置怎样设置正片负片
allegro16.5多层PCB板的叠层设计时，内电层设计为正片或负片的选项不知道怎样处理，我原来用的是allegro15.7,allegro15.7设置内电层时，它有个选项，可选为正片或负片，但allegro16.5没看到这个选项，怎么办？Show diff impedance 不要打勾,就会显示出来
...
Cadence Allegro学习之copy+Change+delete+走线居中技巧
1copy
选择复制个数
是否带属性复制
2change命令
相同class不同sub下切换
3删除命令删除命令记着选择删除对象的类型，不然容易误删
删除与其有电器特性的东西
删除net时是否删除其他
4走线居中技巧
双击两...
Cadence Allegro学习之铜皮（走粗线）的使用方法+罐铜+铜皮切割
1（1）附铜全局操作
设置附铜效果
附铜菜单
任何角度铜皮
指定铜皮网络
方形铜皮角度参数
删除鼓捣
挖铜皮
修整铜皮边界
删除鼓捣铜皮
铜皮合并...
Linux 系统调用之 fork()——进程的创建
-
weixin_33918114
发布于
电路设计
- 0评论
- 14295次浏览
- 953人收藏
- 2019-07-14 13:06
对于主进程 fork()返回新建的子进程ID， 子进程fork()返回0
进程配置有唯一的进程控制块PCB，由proc结构和usr结构组成。
下面依次介绍进程相关的系统调用：
fork（）函数 创建一个子进程
#include /* 提供类型pid_t的定义 */
#include /* 提供函数的定义...
altium designer怎么在原理图中批量修改元件封装
-
sentimental
发布于
电路设计
- 0评论
- 10525次浏览
- 1643人收藏
- 2019-07-14 13:06
如图中，所有3.3k电阻封装为0603，想改为0805.
在altium designer中，直接选择3.3k右键找相同项，则没有封装信息可以修改
因此这里必须直接选择这些元件体，用鼠标+shift键一个个选中；
然后右键找相同目标
...
[Ground]模拟地与数字地
-
scucherish
发布于
电路设计
- 0评论
- 9699次浏览
- 920人收藏
- 2019-07-14 13:05
问题描述：PCB布线中模拟地和数字地的划分对硬件性能影响很大，特别使用了AD等一些敏感元件时。做整理如下：一、形成干扰的基本要素： 1.
干扰源
指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。如：雷电、继电器、可...
OrCAD导出逻辑网表时无法生成netrev.lst文件
-
NUPTboyZHB
发布于
电路设计
- 0评论
- 18973次浏览
- 1285人收藏
- 2019-07-14 13:05
最近通过OrCAD导出网表画PCB时，发现Allegro 在导入网表时提示找不到netrev.lst，然后在生成网表的路径下面去找netrev.lst文件时，文件要嘛不存在，要嘛容量为 0KB。这个时候我怀疑ALlegro下面的netrev.exe应用程序出了问题，生成不了netrev.lst。然后到...