CPLD 产生脉宽可调PWM信号

2019-03-25 08:40发布

站内问答 / FPGA
2415 14 1734
各位大神，我用altera公司的EPM240做了一个pwm输出，项目要求：脉宽为10ns~100ns可调，幅值为3.3，频率为100k，脉冲信号的上升时间小于5ns。但是我做出来的上升时间都快50ns了，但是技术工程师说IO的响应时间为ps级别，我的为什么实现不了，请大家帮忙指导！ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
仙猫
1楼-- · 2019-03-25 12:45
< / 　输出跃变时间的长短并非光一个控制器件的问题，而是和电路有很大关系，如果输出脚接的容性负载较重，速度就会减缓。
dongxu_LCC
2楼-- · 2019-03-25 14:50
嗯，我试过接电阻负载进行测量，但是效果还是不理想，
dongxu_LCC
3楼-- · 2019-03-25 15:12
 精彩回答 2  元偷偷看……
dashashi
4楼-- · 2019-03-25 17:20
不懂，帮顶等高手
仙猫
5楼-- · 2019-03-25 21:05
楼主似乎很介意把问题描述得更清晰一些？
1、所谓容性负载并非接电容才有的，导线走长了就有分布电容，开集/开漏输出的上拉电阻大了就会引起明显的延迟。
2、PWM本来就是ON/OFF切换出来的方波，滤波之后才可能变成平滑的直流。
Crazy_HUA
6楼-- · 2019-03-25 23:30
输出对地的容值会影响上升沿时间，这个跟电路有关系，光CPLD器件来说不会有太大的延迟。
1 2 3 下一页

一周热门 更多>

相关问题