全志R16 checklist(PCB部分) 1. CPU&BESIDE 2.  DRAM 3. PMIC DCDC1和 DCDC5除了做反馈用以外，还分别是 DC1SW 和 DC5LDO的供电，注意 DCDC1和 DCDC5反馈线线宽≥30mil. 充电电路 layout 注意事项，整个通路尽量短，距离<1000mil 为了提高电流检测精度，PCB Layout 必须注意以下几点 1、BAT 充电路径为 PS->VIN_CHG->LX_CHG->电感->限流电阻->采样电阻->BAT，走线线宽>=60mil；限流电阻/采样电阻的引线必须从焊盘两端平行向外拉出，用20mil 从电阻焊盘引出，之后再加大线宽到>60mil；而且保证电池尽量靠近 PMIC，如下图所示： 2、BAT 放电路径为 VBT->采样电阻->外部 PMOS->PS，走线线宽>=60mil；采样电阻的引线必须从焊盘两端平行向外拉出；先用40mil从电阻焊盘引出，之后再加大线宽到>60mil；如下图所示： 3、BATSENSE、LOADSENSE 与采样电阻间的走线采用6-10mil，CHSENSEN、CHSENSEP 与限流电阻间的走线采用6-10mil；采样电阻/限流电阻的引线必须从焊盘两端平行向里拉出，如下图所示： 4、CHSENSEN 要避免受到 LX_CHG 干扰，必须通过地线作隔离,如下图所示： 为了减少干扰，必须将地层紧邻摆放 PMIC 器件的层摆放，如 PMIC及电感器件放在顶层，则地层应该放在第二层.  DCDC 和 charger 的输入端 VIN1-VIN5和 VIN_CHG 的输入滤波电容应尽量靠近输入 Pin 脚，输入通路最好先经过电容后进 Pin 脚，以达到更好的滤波效果。 DCDC 以及 VBAT-EXT 几路大电流电源如果采用铺铜方式到各供电IC 则需在输出滤波电容附近打过孔到相应的电源层，10/16mil 过孔数量不得少于5个。 USBVBUS、ACIN 的线宽>100mil。 PS、VDD-SYS、VDD-CPU、VCC-DRAM 及相应的 LX 和 VIN 的线宽>=100mil,VCC-3V0根据负载电流决定(建议40mil 以上)。 LDO 输入线宽>=60mil，输出线宽根据负载电流决定(建议20mil 以上)。 地线连接到 PMIC 底部的 PAD 时，可用较细线从 Pin 脚引出，然后再改成粗线，如下图： PMIC 底层地平面处理：给底层尽量完整的地平面，面积尽量预留10*10mm2，能更有效的解决散热问题。如 PMIC 放在 TOP 层，那么在Bottom 层预留一块10*10mm2的铜皮。 电池放置位置尽量靠近电池连接点，尽量减小连接线的长度，并使用较粗的连接线，以减小连接线内阻和压降。 VREF 的电容要尽量靠近 Pin 脚，接地点尽量远离 DCDC，避免干扰。 电感 L1-L5靠近相应的 LX 引脚摆放。 DCDC 的输出滤波电容靠近电感 L1-L5摆放。 LDO 的输出电容靠近各自的输出引脚摆放。 采样电阻和限流电阻的滤波电容分别与采样电阻和限流电阻并行靠近摆放。 4. Audio（直驱） AGND 在 pin 脚打孔到内层铺铜，宽度大于150mil，覆盖 VRA1，VRA2，VRP 以及 AVCC 下地电容，上述几个电容过孔到内层连接 AGND。 GND 下地0R 电阻靠近 AGND 放置，两者连接到 GND 的过孔大于3个。 VRA1、VRA2和 VRP 从 IC Ball 出来的走线用 AGND 包住。 SPKL/R 走差分，走线用 GND 包住。 SPEAKER AMP 的电源走线宽度>=25mil。 1、远离高速信号线，如 LCD、DRAM。禁止在高速信号线相邻层走线，且禁止在高速信号线附近打孔换层；走线不要穿过电感区域。
2、远离 LCD 背光部分，注意减小背光部分的 EMI； HPCOM 和 HPCOMFB 在耳机座分开，走类差分线回到主控，用 GND 包住。 注：资料来自一牛网论坛-全志平台（http://bbs.16rd.com/forum-418-1.html）