FPGA

赛灵思7系列FPGA的PCIE总线数据管脚是按照什么规律分配的？

2020-02-02 10:36发布

站内问答 / FPGA
5883 6 6
请问一下赛灵思7系列FPGA的PCIE总线数据管脚是按照什么规律分配的？
如参考设计图中，MGTXTXP0(N0)对应的管脚PCIE_TX3_P(N),可否硬件连接成PCIE_TX0_P(N)？  初次使用PCIE总线，担心硬件连接错了。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
zhangmangui
2020-02-02 15:34
建议直接编译试试  这样最好不容易出错

一周热门 更多>