赛灵思7系列FPGA的PCIE总线数据管脚是按照什么规律分配的？

2020-02-02 10:36发布

5893 6

请问一下赛灵思7系列FPGA的PCIE总线数据管脚是按照什么规律分配的？
如参考设计图中，MGTXTXP0(N0)对应的管脚PCIE_TX3_P(N),可否硬件连接成PCIE_TX0_P(N)？初次使用PCIE总线，担心硬件连接错了。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

5条回答

1楼-- · 2020-02-02 14:00

看看手册上有讲有个bank分布图旁边有PCIE标志的

2楼-- · 2020-02-02 15:34

建议直接编译试试这样最好不容易出错

3楼-- · 2020-02-02 17:59

考虑组内线序交换，反正我验证过P和N交换是没问题的，还是好好看手册吧

4楼-- · 2020-02-02 21:35

zhangmangui 发表于 2018-3-5 22:58
建议直接编译试试这样最好不容易出错

好的，谢谢

5楼-- · 2020-02-03 00:11

精彩回答 2 元偷偷看……