元器件

82C54定时器级联，时序问题求解

2019-07-17 12:15发布

站内问答 / 电子元器件
1981 1 1767
82C54含三个独立的16位定时器，将T1和T2级联使用时，将T1的out接到T2的CLK，使用方式2计数，但是问题在于当t1由2变的的clk时钟下降沿时，out就输出触发T2减1，但是中断触发此时的数值，将会产生FFFF的差值，有什么好的解决办法吗
飞信截图20150608144625.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
xxlnbzj
1楼-- · 2019-07-17 13:34
看到有资料接了T1的out经过反相器再接入T2的CLK，理论上可以解决高位提前一个脉冲减1 的问题，但是没有经过实际验证

一周热门 更多>