FPGA

nlint 总是报虚假error怎么处理

2019-07-16 00:23发布

站内问答 / FPGA
6322 1 1511
请教大家，nlint 总是报虚假error怎么处理？例如我在例化fifo的时候，设置parameter DATA_W

  1. module afifo_sram16x32_top  #(parameter ADDR_W = 4,<font color="#ff0000" style="line-height: normal;">DATA_W</font> = 32)
  2. (
  3.     input               i_wr_clk    ,
  4.     input               i_wr_rst_n  ,
  5.     input               i_wr_clr    ,
  6.     input               i_rd_clk    ,
  7.     input               i_rd_rst_n  ,
  8.     input               i_rd_clr    ,
  9.     input               i_wr        ,
  10.     input               i_rd        ,
  11.     input [<font color="#ff0000" style="line-height: normal;">DATA_W</font>-1:0]  i_wr_data   ,



  15. 然而，nlint报error，afifo_sram16x32_top.v(27): failed to find identifier <font color="#ff0000" style="line-height: normal;">DATA_W</font>
复制代码

请问，怎么处理这种问题？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
倪love
1楼-- · 2019-07-16 03:16
你这种描述方式属于system verilog方式,verilog2001当然不认,
可以把参数定义在模块内部,上层例化的时候作参数传递

一周热门 更多>