FPGA

请教一个VHDL的问题

2019-07-15 22:42发布

站内问答 / FPGA
5934 1 989
SIGNAL ROBUS_Input_Vect_In_i_Synd : Lnk_Err_Bool_Vect_Typ
type    Bool_Vect_Typ is array (natural range <>) of Boolean ;
subtype Lnk_Err_Bool_Vect_Typ is Bool_Vect_Typ (1 to Num_Lnk_Synd)
constant Num_Lnk_Synd  : natural := 2;

这几句vhdl语言中，我写testbench的时候ROBUS_Input_Vect_In_i_Synd怎么赋值？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
hawke
1楼-- · 2019-07-15 23:54
ROBUS_Input_Vect_In_i_Synd <= (true, false);
boolean 的定义只有两个候选值；
你的声明顺序需调整。
类型和常量声明可以放在一个package中，方便各处use。

一周热门 更多>