FPGA

笔试题，求大神解答，弄不懂什么意思

2019-07-15 22:36发布

站内问答 / FPGA
10519 3 936
A时钟域工作在1Mhz，B时钟域的工作频率在（100Mhz,200Mhz）范围，具体的工作频率不定，两个时钟域是非同源时钟；B时钟域有一个单周期脉冲信号（这种脉冲出现的频率非常低，低于10hz）需要传输到A时钟域，在A时钟域恢复出等于A时钟一个周期长的脉冲信号；用verilog写出实现代码。
PS：主要弄不懂要干什么，没有一点思路。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
battyson
1楼-- · 2019-07-16 02:15
自己顶起来，大家帮帮忙哈
sdsxzth
2楼-- · 2019-07-16 06:14
直接是A时钟域的1MHz采样B时钟域的单周期脉冲信号应该是很难采到的
有这样一个思路仅供参考：B时钟域的脉冲虽然窄但是出现的频率低，因此考虑将B时钟域的单周期信号展宽为小于1MHz的脉冲信号，然后用A时钟域的1MHz来采集肯定可以采集到，然后在A时钟域下变为一个单周期脉冲信号。
不当之处请批评指正
明天，你好1
3楼-- · 2019-07-16 09:53
顶起来  期待问题的解决

一周热门 更多>