这一段vhdl代码为什么不是循环加一呀

2019-07-15 22:35发布

本帖最后由 tl电子 于 2016-7-2 09:38 编辑

小白新人求教,下面这一段代码可以生成clk的测试波形
clk_p: PROCESS                                                                                 
BEGIN
        wait for 10ns;
        clk<= not clk;
END PROCESS clk_p;
但是下面这一段代码,b只加了一次,并没有循环加一
always : PROCESS
BEGIN  
        wait for 10ps;                                                      
        b<=b+1;
        wait for 10ps;
WAIT;                                                        
END PROCESS always;  
小白不理解了,是跟硬件描述语言有关吗?
啊啊 不用了 发现那里有一个wait忘记删除了。。。。


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
chenwei6991627
1楼-- · 2019-07-16 04:34
 精彩回答 2  元偷偷看……
tl电子
2楼-- · 2019-07-16 04:58
本帖最后由 tl电子 于 2016-7-3 13:05 编辑
chenwei6991627 发表于 2016-7-2 12:44
你这个b定义成什么类型的呢?

std_logic_vector(7 downto 0)
那个我发完贴就发现问题了。最后的always应该删掉,要不一直是挂起状态

一周热门 更多>