FPGA

关于RTL仿真和门级仿真求助~

2019-07-15 22:30发布

站内问答 / FPGA
11809 13 1379
刚刚本科毕业，假期导师要求做一个设计。实验室没有做过FPGA的学长只好问网上的各位了。
写好的FPGA代码进行RTL仿真波形是符合要求的，如下图。
RTL时序图，与GATE对比用.PNG
但是做门级仿真的时候，时序就不对了，变成了这样。
GATA仿真.PNG
第一次做不太懂，求大家告诉我，可能是哪里出问题了？做完行为级仿真以后还需要做什么才能保证门级仿真通过？谢过大家了。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
13条回答
李春明
1楼-- · 2019-07-16 01:17
不懂 但是为了能让楼主获得帮助 也只能顶贴了
24不可说
2楼-- · 2019-07-16 05:36
FPGA是用什么仿真的啊？
丿tmac
3楼-- · 2019-07-16 06:55
不是太清楚哎！
最最
4楼-- · 2019-07-16 09:44
建议把 testbench里面那个 'timescal 1ps/1ps 精度改为1ns/1ps，或者看看你testbench文件的时钟频率是否与quartus的时钟一致。
紫藤遐想
5楼-- · 2019-07-16 14:02
 精彩回答 2  元偷偷看……
lfjd05
6楼-- · 2019-07-16 18:16
24不可说 发表于 2016-8-7 20:13
FPGA是用什么仿真的啊？

用的是ModelSim
1 2 3 下一页

一周热门 更多>