以太网帧头具体模块电路图

2019-07-15 20:43发布

内容及要求

检测MII接口的以太网帧头,保存ICMP(ping指令)包一个。

(1)接收以太网物理芯片传来的4bit无结构数据,探测帧头,恢复数据结构;

(2)输入数据时钟采用PHY的时钟;

(3)将ICMP数据保存,逐字(2字节)写到数码管;

(4)使用RAM或寄存器保存数据;

(5)使用实验室的开发箱或自备开发板完成设计;

(6)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、时序仿真、下载验证等。


用EDA FPGA  verilog HDL编写代码
想要具体的模块电路图的设计 包括接口一类 我有一个老师给的例子 希望做出一个和老师不一样的 或者你可以推荐我几本书或者资料  或者简单的一个有关模块都可以


想要虚心学习 望指教 谢谢



[img]file:///C:/Users/Lenovo/AppData/Roaming/Tencent/Users/473048941/QQ/WinTemp/RichOle/W64DE[93HTJUZZ~8VZ91%7B4W.png[/img]





QQ图片20181128175511.png
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。