一个关于QUARTUS自带乘法核的问题

2019-07-15 20:42发布

6532 2

我在使用quartus自带的乘法核时遇到了问题，得到的电路文件没有输出端口，然后我直接用VHDL例化，仿真也没有结果，说明也是没有输出。那么问题来了，为啥除法器加法器减法器都有输出，这个乘法器就没有，是license不全吗？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-07-15 20:42

你乘法核输出接哪的呢，你是不是没有分配

2楼-- · 2019-07-16 02:07

之前采用网上随便下载的license是可以用的，或者你指定输出位宽测试一下