FPGA

新人刚用modelsim仿真，编译通过了，但是还是没有办法仿真，求助各位大佬！

2019-07-15 20:37发布

站内问答 / FPGA
2744 2 1011
写的是一个十进制转六进制，再转成8421码的代码，但是仿真时出现了，# ** Error: G:/FPGA/test/work_1_3/Convert_6BCD_tb.v(23): (vopt-2135) Too many port connections. Expected 2, found 4.
#
# Optimization failed
# Error loading design
这个问题，端口太多是哪里的端口太多，实在搞不懂，百度也百度不到问题，请各位帮帮忙，代码如下
  1. `timescale 1ns / 1ns

  3. module Convert_6BCD(numInput, numOutput);
  4. input [2:0] numInput;
  5. output [11:0] numOutput;

  7. reg [2:0] munsix;
  8. reg [11:0] numOutput;
  9. reg [1:0] tempi;

  11. always@(numInput)
  12. begin
  13.         munsix[0]<=numInput[0]%6;
  14.         munsix[1]<=(numInput[0]/6)%6;
  15.         munsix[2]<=((numInput[0]/6)/6)%6;
  16. end
  17. always@(numInput)
  18. begin  
  19.         #10 numOutput[0]<=munsix[0]%2;
  20.         #10 numOutput[1]<=(munsix[0]/2)%2;
  21.         #10 numOutput[2]<=((munsix[0]/2)/2)%2;
  22.         #10 numOutput[3]<=(((munsix[0]/2)/2)/2)%2;
  23.         #10 numOutput[4]<=munsix[1]%2;
  24.         #10 numOutput[5]<=(munsix[1]/2)%2;
  25.         #10 numOutput[6]<=((munsix[1]/2)/2)%2;
  26.         #10 numOutput[7]<=(((munsix[1]/2)/2)/2)%2;
  27.         #10 numOutput[8]<=munsix[2]%2;
  28.         #10 numOutput[9]<=(munsix[2]/2)%2;
  29.         #10 numOutput[10]<=((munsix[2]/2)/2)%2;
  30.         #10 numOutput[11]<=(((munsix[2]/2)/2)/2)%2;
  31. end
  32. endmodule
复制代码
  1. `timescale 1ns / 1ns

  3. module Convert_6BCD_tb;
  4. reg [2:0] numInput;
  5. reg [2:0] munsix;
  6. wire [11:0] numOutput;
  7. reg [1:0] tempi;

  9. initial
  10. begin
  11.         numInput=3'd0;
  12.         munsix=3'd0;
  13.         for(tempi=2'd1;tempi<11;tempi=tempi+1)
  14.                 #10 numInput={$random}%100;
  15. end

  17. Convert_6BCD dut
  18. (        
  19.         .numInput   (numInput),
  20.         .munsix     (munsix),
  21.         .numOutput  (numOutput),
  22.         .tempi          (tempi)
  23.         );        
  24. endmodule
复制代码

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
chen030
1楼-- · 2019-07-15 23:26
你的Convert_6BCD里边只有
input [2:0] numInput;
output [11:0] numOutput;
输入输出一共两个

例化的时候
Convert_6BCD dut
(        
        .numInput   (numInput),
        .munsix     (munsix),
        .numOutput  (numOutput),
        .tempi          (tempi)
        );
用到了四个

所以会有Expected 2, found 4.  这个错误。
最佳答案
naugia
2楼-- · 2019-07-16 00:00
你看下端口列表里面是不是有没用到的端口

一周热门 更多>