FPGA

FPGA工程烧录后，显示输出超出范围？？？

2019-07-15 20:35发布

站内问答 / FPGA
14798 1 929
工程文件编译没有错误，但是用VGA连显示器后，屏幕上显示输入超出范围？这个有没有大神指点下怎么修正？如果显示屏的输入范围不同的话，是不是不同的屏就要不断的修改呢？我用的是Altera的cyclone 4 E开发板
QQ图片20190413091217.jpg

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
默華
1楼-- · 2019-07-16 00:35
 精彩回答 2  元偷偷看……

一周热门 更多>