求助各位大侠，最近在弄lpc1114的spi，作为从机跟其他CPU通信，参考周立功的代码，但总之能接收第一个字节，spi中断方式有：
1.出现接收上溢的时候产生中断。2.接收超时时产生中断.3.Rx FIFO至少有一半为满时，产生中断4,Tx FIFO至少有一半为空时产生中断而没有一接收到数据就产生中断. 感觉很不方便啊，然后我就有Rx FIFO至少有一半为满时，产生中断，打算在中断来时，不断地读DR寄存器，直到把FIFO读空为止，通过查询RNE即Rx FIFO是否为空来判断，但这样每次读到RNE显示FIFO已经读空时，发现之前读的每一个数据都是一样的，貌似每次读DR后FIFO没有自动下移，不知道是为何？紧急求救啊。。。。 此帖出自小平头技术问答