FPGA

FPGA引脚分配全满的话编译的时候会不会有问题？

2020-02-27 21:12发布

站内问答 / FPGA
10654 3 3
FPGA引脚分配全满的话编译的时候会不会有问题？
用的EP2C50F484I8!逻辑宏大约用掉3万多个！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
myx0709
1楼-- · 2020-02-28 00:12
引脚分配满应该没问题吧，不然它提供那么多引脚干嘛。只是信号太多了，是里面的逻辑不够用或者逻辑满足不了时序要求，才会导致有问题吧...个人理解，请多讨论
雪夜虫子
2楼-- · 2020-02-28 05:27
本帖最后由 雪夜虫子 于 2015-7-23 09:17 编辑

..

一周热门 更多>