FPGA中两个模块间怎么传输大数据

2020-02-24 20:41发布

9431 3

我写的FPGA程序一个模块要向另一个模块发送数据，数据量大小随时可变的，用什么方法能实现这个功能？
用的verilog!

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2020-02-25 01:39

设置一些帧格式不行吗，用1,2个字节指示数据的长度；如果不知道长度的话是不是可以加上两个控制线，分别为sof和eof，从发送端给接收端。。

2楼-- · 2020-02-25 05:55

异步，同步都行，设置clk，使能信号，数据线，就可以了