FPGA

FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？

2020-02-24 20:40发布

站内问答 / FPGA
4180 7 7
请问，FPGA自带的DDR接口模块连接DDR3时，他的数据线和地址线需要接上拉电阻吗？我离的比较近，估计2CM那样吧
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
jasondwd
1楼-- · 2020-02-24 22:14
需要上拉，一般49.9R
41402169
2楼-- · 2020-02-25 04:08
这应该叫端接电阻吧 最好加上，如果很近起始也可以不要的
Eagle1986
3楼-- · 2020-02-25 05:07
41402169 发表于 2013-11-1 20:11
这应该叫端接电阻吧 最好加上，如果很近起始也可以不要的

能具体解释一下原因吗？ 谢谢
cmos2345
4楼-- · 2020-02-25 05:12
吸收反射信号，加速信号上升沿和下降沿

zy_kpp
5楼-- · 2020-02-25 10:31
 精彩回答 2  元偷偷看……
lyz980926
6楼-- · 2020-02-25 13:43
DDR3 MARK

一周热门 更多>