Xilinx中如何把一个输入1-4MHZ的信号，倍频4倍呢？

2020-02-02 11:32发布

8111 5

hi，大家好，请教一下，如何把一个1-4MHZ的信号倍频4倍呢？
用PLL么？但是我看到Clocking Wizard里面必须要选择输出频率的大小呀？？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

1楼-- · 2020-02-02 16:18

fpga是这样的要选择输入频率和输出频率
一般时候找不到别的配置方法
但是可以锁相环动态重配啊
1-4M你分成100份，生成100个配置，动态重配
要不买个锁相环芯片解决了

2楼-- · 2020-02-02 16:27

这个最简单的就是锁相环了

3楼-- · 2020-02-02 17:24

举例说明：用100MHz的时钟去采样输入的1-4MHZ的信号，得到采样点数N；例化一个NCO，NCO的工作时钟为100MHz，将采样点数N的4倍用作NCO的相位累加，这样NCO的输出就是输入信号的4倍了。

4楼-- · 2020-02-02 22:56

非常感谢楼上各位的回复，最后问题解决了，通过高频采样取弄的。还是非常感谢楼上各位的回复！~~~