quartus和xilinx ise两个环境中编辑的verilog文件互相兼容吗

2019-03-25 09:16发布

站内问答 / FPGA
8154 9 1106
今天把quartus中语法检查成功了verilog文件复制到xilinx ise环境中竟然报语法错误了。不知道为什么。想问下大家两个环境中的verilog语法标准还不同吗 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
eeleader
1楼-- · 2019-03-25 12:43
 精彩回答 2  元偷偷看……
zw357234798
2楼-- · 2019-03-25 17:13
我是CTRL+A,CTRL+C然后CTRL+V复制的。同样编译不同过。用的ISE13.4

[ 本帖最后由 zw357234798 于 2012-5-21 21:15 编辑 ]
bobyan007
3楼-- · 2019-03-25 19:13
ISE的语法要求比QUARTUS严格，造成这个现象可能是你的verilog里面的语法不够严格。在quartus可能是告警，但在ISE里面可能报错。
zw357234798
4楼-- · 2019-03-25 19:54
哦。我看那个错误也是说的缺少end和endcase。想不通
eeleader
5楼-- · 2019-03-25 20:15

把你代码贴出来，大家看看！

zw357234798
6楼-- · 2019-03-25 23:12

源代码上传。

1 2 下一页

一周热门 更多>

相关问题