CRC校验码产生器程序

2019-03-25 08:34发布

站内问答 / FPGA
1740 2 1543
下面是CRC校验码产生程序，求大神解释它是怎么实现他的功能的。我研究两天了都没搞明白。
module CRC16_SER(
    Reset,Gclk,Soc,Data_in,Crc_out);
         input Reset,Gclk,Soc,Data_in;
         output[15:0] Crc_out;
         wire Reset,Gclk,Soc,Data_in;
         reg[15:0] Crc_out;
         reg Temp;
         integer i,j,k,l;
         parameter U_DLY=1;
         always@(posedge Reset or posedge Gclk)
      begin
       if(Reset)
         Crc_out<=#U_DLY 16'b0;
       else if(Soc==1'b1)
         Crc_out<=#U_DLY 16'b0;
        else
          begin
            Temp=Data_in^Crc_out[15];
            for(j=15;j>12;j=j-1)
               Crc_out[j]<=#U_DLY Crc_out[j-1];
             Crc_out[12]<=#U_DLY Temp^Crc_out[11];
             for(k=11;k>5;k=k-1)
                Crc_out[k]<=#U_DLY Crc_out[k-1];
              Crc_out[5]<=#U_DLY Temp^Crc_out[4];
              for(l=4;l>0;l=l-1)
                 Crc_out<=#U_DLY Crc_out[l-1];
               Crc_out[0]<=#U_DLY Temp;
end
end                                       


endmodule 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
eeleader
1楼-- · 2019-03-25 13:33
< / 上面代码按照CRC公式编写的代码。
eeleader
2楼-- · 2019-03-25 17:10
串行输入并行输出的问题！

一周热门 更多>

相关问题