RISC CPU设计中状态机的状态问题

2019-03-25 08:26发布

站内问答 / FPGA
10257 1 1425
利用FPGA设计cpu，其中状态机的当前状态由8个时钟周期构成，每个时钟周期要完成固定的操作，第二个时钟和第六个时钟是空操作，请问空操作的作用是什么？ 此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
eeleader
1楼-- · 2019-03-25 14:10
< / 延时

一周热门 更多>

相关问题