K.O.Carnivist 发表于 2017-5-31 22:47
如果只是楼主位的需求还不想用定时器级联的话，
换F4或CPLD我觉得不如外挂一片F031、042什么的，加上原 ...

F031是啥

本帖最后由 mack13013 于 2017-6-2 04:45 编辑

Y-Hanxiao 发表于 2017-6-1 14:22
不止一路，又要同步，又要延时，而且这些参数大部分都是需要可设置的。

几十路应该都不成问题，实在不行，档次稍微提升一下，比如Cyclone IV, QFP封装的EP4CE6E22C8N，这个可能能提供上百路信号吧（估计就是受限于IO数量了，内部资源是够用了，最后还是要看编译结果，最好后仿真看一下），
至于同步以及同步+延时，这个都是没问题的。像是SPI或者IIC或者UART的时序，都是可以用FPGA模仿出来的，玩的就是同步+延时。

他的同步+延时可以是外部触发（比如某个IO），也可以是内部寄存器触发（相当于单片机里某个内存变量变化）。

速度嘛，一般Cyclone IV用的是50MHz晶振，再经过PLL倍频，是可以输出200MHz信号的，这个就看你布线的质量了。（可以配置为LVDS输出，布线要容易一些，输出也稳定）

至于参数设置也没什么问题，串行的SPI，IIC，UART或者直接并行IO，喜欢什么样的通讯都可以实现。只是这个实现比较底层了，要从时序模拟起来，不像单片机，USART直接就是个外设，FPGA里，你要实现这个外设，然后再用它。