{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 KwingsLee 的问题《Altera FIFO核数据写不进去》','https://www.xiaopingtou.cn/q-14850.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
小弟新人一枚0-0，最近做工程在用FIFO核当缓存用，用的是异步FIFO，从外部芯片送进来一个时钟、时能和数据，然后在FPGA里用通过进来的时钟把数据和使能同步下，然后送给wrclk，wrreq，data这三个FIFO的端口，用SignalTap看了下时钟，使能，数据的边沿都对齐了，但是wrusedw始终显示是0，没有数据写入，弄了好久也不知道怎么回事，希望各位大大帮忙看看，先谢谢了
此帖出自小平头技术问答
此帖出自小平头技术问答
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>