240
收录了9803篇经验 ·5869个问题 · 0人关注

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

0

SSI同步串行信号

网上搜到的信息说,SSI主要用于主芯片和传感器通信,而其与UART的区别就是,主芯片会发出同步时钟,控制从设备,而UART不需要时钟同步。 下面SSI的定义摘自:http://zch2634.blog.163.com/blog/static/7517477620084179322647/ Synchronou...

0

exp 函数的数值计算方法

这个问题是21icbbs 上的一个网友提出的,我第一反应就是迭代。在很多场合下,比如计算热电流thermal current,或是其他一些使用如下公式的应用:          y(t) = K * (1 - exp(-t / T)))                    ...

0

Xilinx DDR IP详解与时序分析

DDR3:使用流程一.  配置过程1>首先找到IP核2>选择兼容的片子,这个ddr兼容K7系列的三个片子3>选择ddr34>配置工作时钟部分        配置时钟前我们先了解一...

0

锁相环PLL:Xilinx PLL IP核使用方法

转自:https://blog.csdn.net/qq_30866297/article/details/52355245 1. 时钟与振荡电路 在芯片中,最重要的是时钟。那时钟是怎么来的呢?时钟可以看成周期性的0与1信号变化,而这种周期性的变化可以看成振荡。因此,振荡电路成为了时钟的...

0

使用左移右移而不使用直接置位

参考点击打开链接 因为移位操作可以提高代码的可读性。 比较: GPIOx->BSRR = (((uint32_t)0x01) BSRR =0x0030; 这样的代码就不好看也不好重用了。 类似这样的代码很多:  GPIOA->ODR|=1...

0

包络检波概要

普通条幅波AM可以用包络检波来得到中频信号 下面是包络检波电路: 注意:上图电路中经推算输入电阻约等于R/2 (左端电压除以流经二极管的电流) 基本原理:左端输入电压正向作用于二极管时,电流经过电阻R流入地(一切正常)同时R两端...

0

GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍

 简介 MII是英文Medium Independent Interface的缩写,翻译成中文是介质独立接口,该接口一般应用于以太网硬件平台的MAC层和PHY层之间,MII接口的类型有很多,常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、R...

0

使用Xilinx K7 KC705开发板调试PCIe中的问题【持续更新】

开发板:Xilinx K7 KC705 软件:ISE14.7 1.由于应用需求,我们要将开发板作为主机端,通过PCIe接口转接板外接一个NVMe PCIe SSD。并由FPGA控制SSD的数据读写。 因此我们例化生成了一个作为主机端的 PCIe IP核。 类型选择为Root Complex ...

0

有符号数与无符号数之间运算问题

有符号数与无符号数之间运算问题 以下实验均在virual c++6中运行通过 这个问题测试是否懂得C语言中的整数自动转换原则 ,有些开发者懂得极少这些东西。当表达式中存在有符号类型和无符号类型时所有的操作数都自动转换为无符号类型 。因此,...

0

再谈异构计算CPU+GPU

异构计算的英文名称是Heterogeneous computing,主要是指使用不同类型指令集和体系架构的计算单元组成系统的计算方式。常见的计算单元类别包括CPU、GPU等协处理器、DSP、ASIC、FPGA等。我们常说的并行计算正是异构计算中的重要组成部分异...

0

error: xxx.elf uses VFP register arguments

在根据https://wiki.analog.com/resources/fpga/xilinx/kc705/adv7511 的例程进行ZC702 HDMI核的构建和测试(汉语例程参考http://blog.csdn.net/rzjmpb/article/details/50212875#reply)时在编译时遇到一个和硬浮点有关的bug: 解决方法...

0

Zynq Xilinx SDK下载与调试教程

一.新建HelloWorld工程二、下载bitstream文件1、点击vivado菜单栏上的File->Launch SDK,然后点击OK进入SDK界面: 2、点击SDK菜单栏上的Xilinx Tools->Program FPGA 点击Search...,选择design_1_wrapper.bit (design_1_wrapper.bit要放...

0

vivado+zedboard之纯PL开发基本流程

环境:win7 64   vivado 2014.1开发板:zedboard version d    xc7z020clg484-1目标:在vivado环境下进行传统的FPGA开发,对zynq来说,也可以叫做纯PL开发。本文重点介绍纯P...

0

OpenRisc-32-ORPSoC烧写外部spi flash

引言 经过前面的分析和介绍,我们对ORPSoC的启动过程(http://blog.csdn.net/rill_zhen/article/details/8855743)和 ORpSoC的debug子系统(http://blog.csdn.net/rill_zhen/article/details/9045837)有了初步的了解, 但是对于启动和debu...

0

usb_Blaster 驱动安装

喵喵~~Altera FPGA 编程,烧写程序突然发现USB_Blaster驱动没安装,喵喵~~,不要急着从度娘搜素安装驱动,其实QuartusII 自带驱动,驱动软件的路径在哪呢?喵喵~~,具体怎么安装,不多说了,喵喵~~ ...

0

硬件开发的EDA工具

原文地址:http://www.cnblogs.com/oomusou/archive/2011/10/10/linux_quartus.html 1.絕大部分的EDA工具都在Linux平台上: 如Synopsys、Cadence、SpringSoft等公司的EDA工具都在Linux平台上,在Windows平台只剩下FPGA工具如Altera Quar...

0

静态时序分析初步认识

静态时序分析是学习FPGA必须学习的一个知识点,通过一段时间的学习,先将自己所学到的一点静态时序分析的基础稍作总结。 这是一张再熟悉不过的图形,以及两个基础公式 Tperiod>Tcko+Tlogic+Tnet+Tsetup-Tclk_skew ...