240
收录了9808篇经验 ·6243个问题 · 0人关注

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。

0

基于FPGA的详细设计流程

本文主要讲述FPGA开发过程。标准设计流程一、Design在系统设计之前,首先要进行的是方案论证、系统设计和 FPGA 芯片选择等准备工作。 系统工程师根据任务要求,如系统的指标和复杂度,对工作速度和芯片本 身的各种资源、 成本等...

0

Xilinx的FPGA开发工具——ISE开发流程

在计算机桌面上双击ISE图标,便可以启动ISE软件的运行。整个界面采用标准Windows格式,共分8个部分:标题栏、菜单栏、工具栏、工程管理栏、源代码文件编辑区、过程管理区、信息显示区和状态栏。图1 ISE 工具界面具体菜单栏中的各...

0

嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台

一、FPGA的UART设计前准备1、准备硬件开发板一个,altera芯片就行,成本低;2、熟悉VHDL硬件描述语言编程及其调试方法;3、熟练使用软件开发工具使用,QuartusII9.0,仿真工具modelsim。4、做UART串口设计之前先上网学习UART原理...

0

干货分享,FPGA硬件系统的设计技巧

PGA的硬件设计不同于DSP和ARM系统,比较灵活和自由。只要设计好专用管脚的电路,通用I/O的连接可以自己定义。因此,FPGA的电路设计中会有一些特殊的技巧可以参考。1. FPGA管脚兼容性设计FPGA在芯片选项时要尽量选择兼容性好的封装。那么,在硬件电路设计时,...

0

你知道Verilog HDL程序是如何构成的吗

本节通过硬件描述语言Verilog HDL对二十进制编码器的描述,介绍Verilog HDL程序的基本结构及特点。二十进制编码器及Verilog HDL描述二十进制编码器是数字电路中常用的电路单元,它的输入是代表0~9这10个输入端的状态信息。输入信...

0

一种通过FPGA对AD9558时钟管理芯片进行配置的方法

原本一个很普通的时钟管理芯片,通过自带软件用串口很容易就能够进行配置,但尝试着写FPGA代码进行配置却遇到了各种困难,等最终问题解决后才发现,是忽略了一个很小的细节。硬件调试就是这样,只要是没有调试经验,一个很小的细...

0

BDTI研究认证以DSP为核心的 FPGA设计的高水平综合(HLS)流程

http://china.xilinx.com/china/xcell/xl36/2-7.pdf 近年来,高级综合工具已成为在设计方案中使用或希望使用FPGA的工程师的必杀技。这种工具以应用的高级表示法(比如用C语言或MATLAB的M语言编写的表示法)为输入,并生成面向FPGA的硬件...

0

时序约束之周期约束

周期约束 周期概念是FPGA/ASIC时序定义的基础,周期(PERIOD)约束附加在时钟网线上,时序分析工具根据PERIOD约束检查时钟域内所有同步元件(包括寄存器、锁存器、同步RAM/ROM等)的时序是否满足要求。 PERIOD约束会自动处理寄存器时钟端...

0

SED1520 取字模软件

这几天,做单片机实验,遇到了这个SED1520,花了点时间,学习了一下它是如何取字模的。 对其他液晶如何取字模不讲,只讲SED1520 取字模软件(软件下载 http://download.csdn.net/detail/wang__rongwei/9491592) 具体设置:...

0

RISC-V双周简报0x04:光有Chisel还不够,又来一个SpinalHDL,Scala我真心看

原文出处:https://cnrv.io/bi-week-rpts/2017-08-03 RISC-V 双周简报 (2017-08-03) RV新闻 RISC-V教育专题邮件列表成立 Krste Asanovic正式宣布设立独立的RISC-V教育专题邮件列表: RISC-V Teach RISC-V版Compiler Explorer Michael...

0

系统学习深度学习(二十三)--SqueezeNet

本文讲一下最新由UC Berkeley和Stanford研究人员一起完成的SqueezeNet[1]网络结构和设计思想。SqueezeNet设计目标不是为了得到最佳的CNN识别精度,而是希望简化网络复杂度,同时达到public网络的识别精度。所以SqueezeNet主要是为了降低CNN...

0

Verilog testbench总结(一)

1. 激励的产生对于testbench而言,端口应当和被测试的module一一对应。端口分为input,output和inout类型产生激励信号的时候,input对应的端口应当申明为reg, output对应的端口申明为wire,inout端口比较特殊,下面专门讲解。1)直接赋值。一...

0

打砖块游戏(1)

** 整理代码思路 ** 这里写一个关于打砖块游戏的思路代码整理。 以下是思路, 1.需要哪些元素 小球 挡板 砖块区域 初始x位置 初始y位置。 2.需要进行碰撞检测 1)小球和挡板的碰撞 ...

0

区块链100讲:一篇文章彻底弄懂Base64编码

在互联网中的每一刻,你可能都在享受着Base64带来的便捷,但对于Base64的基础原理又了解多少?本讲带领大家了解一下Base64的底层实现。 1 Base64的由来 目前Base64已经成为网络上常见的传输8Bit字节代码的编码方式之一。在...

0

PCB布局布线常用规则

1 电源、地线的处理既使在整个PCB板中的布线完成得都很好,但由于电源、 地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保...

0

acot 函数

acot 函数 Inverse cotangent, result in radians 反余切,弧度中的结果 Syntax 语法 Y = acot(X) Description 描述 Y = acot(X) returns the inverse cotangent (arccotangent) for each element of X. Y=acot(X)返回...

0

ARM家族

一、ARM发展史 ARM的前身为艾康电脑(Acorn),于1978年,于英国剑桥创立。 1985年开发出全球第一款商用RISC处理器,即ARM1。 1990年艾康电脑财务危机,受苹果和VLSI的投资,分割出独立子公司Advanced RISC Machines (ARM) ,ARM公...