FPGA

求助：实现比时钟周期小的时延

2020-02-28 18:33发布

站内问答 / FPGA
11255 10 10
各位大虾，求教一个问题~要实现有纳秒级的时延的多路方波，比如说1ns，如果用计数器就要求FPGA的时钟达到1GHZ，但是如果时钟只有500M能实现这个功能吗？？？感激不尽~~
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
drentsi
2020-02-29 17:09
IOB的延时都不止1ns，要实现这样小的延时，pcb布线考虑下

一周热门 更多>