FPGA

FPGA的普通I/O口用作时钟输入输出

2020-02-28 18:21发布

站内问答 / FPGA
10381 11 11
以前没用过FPGA，最近在用FPGA做数据采集，设计硬件的时候有个疑问，就是ALTERA的FPGA可以用普通I/O作为数据采集时钟的输入或输出脚使用吗，时钟频率为62MHZ，网上查了一下，有的说可以，有的说不行。
比较疑惑，有熟悉FPGA的兄弟可以解答一下吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
11条回答
zbhbyc
2020-02-29 05:50
如果62MH是供给PLL用的，建议走专用的时钟输入口，其他的除了一写专用口外，其他的端口都可以做输出输入口

一周热门 更多>