FPGA

FPGA中的输入可以直接输出么

2020-02-24 20:33发布

站内问答 / FPGA
7776 9 9
Xilinx V5 FPGA，输入的信号可以不通过时钟采样的形式直接输出么，如果可以的话，这算是一种直连的方式么？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
9条回答
JokerLone
2020-02-25 12:44
ococ 发表于 2013-12-2 13:18
可以理解为输入输出使用连接线直接连接，延时为线路上的延时。

:handshake

一周热门 更多>