仿真器肯定是不会出问题的，必定是你的代码有问题。
贴出你的verilog hdl吧。

状态机其实很好用的，定位好状态，初始状态和终止状态，终止状态的下一个状态即是初始状态，往复返始。