FPGA

请问这是verilog的什么语法

2020-01-27 13:45发布

站内问答 / FPGA
6012 4 4
329005cdcd09be78c3.png 划红线的那里，其它地方也没有用到ce_output.



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
ahhhhh
2020-01-27 22:23
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>