基于DSP的高速PCB抗干扰设计

2019-08-05 14:54发布

摘  :分析DSP系统产生干扰的主要原因,给出抗干扰的对策;以TI公司的DSP芯片TMS320LF2407A为处理器构成控制系统,通过对整个系统PCB的层叠设计、布局和布线设计,详细介绍如何在PCB设计中增强DSP系统的抗干扰能力。关键词:DSP  PCB 抗干扰
引  言随着DSP(数字信号处理器)的广泛应用,基于DSP的高速信号处理PCB板的设计显得尤为重要。在一个DSP系统中,DSP微处理器的工作频率可高达数百MHz,其复位线、中断线和控制线、集成电路开关、高精度A/D转换电路,以及含有微弱模拟信号的电路都非常容易受到干扰;所以设计开发一个稳定的、可靠的DSP系统,抗干扰设计非常重要。
    干扰即干扰能量使接收器处在不希望的状态。干扰的产生分两种:直接的(通过导体、公共阻抗耦合等)和间接的(通过串扰或辐射耦合)。很多电器发射源,如光照、电机和日光灯都可以引起干扰,而电磁干扰EMI能产生影响有3个必需的途径,即干扰源、传播途径和干扰受体,只需要切断其中的一个就可以解决电磁干扰问题。

1 DSP系统的干扰产生分析为了做出一个稳定可靠的DSP系统,必须从各个方面来消除干扰,即使不能完全消除,也要尽量减少到最小。对于DSP系统而言,主要干扰来自于以下几个方面:①输入输出通道干扰。指干扰通过前向通道和后向通道进入系统,如DSP系统的数据采集环节,干扰通过传感器迭加到信号上,使数据采集的误差增大。在输出环节,干扰可以将输出的数据误差增大,甚至完全错误,造成系统崩溃。可以合理利用光耦器件减小输入输出通道干扰,对于传感器和DSP主系统的干扰可利用电气隔离来阳档千扰讲入。②电源系统的干扰。整个DSP系统的主要干扰源。电源在向系统提供电能的同时也将其噪声加到供电的电源上,必须在电源芯片电路设计时对电源线进行退耦。③空间辐射耦合干扰。经过辐射的耦合通常称为串扰。串扰发生在电流流经导线时产生的电磁场,而电磁场在邻近的导线中感应瞬态电流,造成临近的信号失真,甚至错误。串扰的强度取决于器件、导线的几何尺寸及相隔距离。在DSP布线时,信号线间距越大,距离地线越近,就越可以有效地减小串扰。
2  针对产生干扰的原因设计PCB下面给出如何在DSP系统的PCB制作过程中减小各种干扰的方法。
2.1  
多层板的层叠式设计
DSP高速数字电路中,为了提高信号质量,降低布线难度,增加系统的EMC,一般采用多层板的层叠式设计。层叠式设计可以提供最短的回流路径,减小耦合面积,抑制差模干扰。在层叠式设计中,分配专门的电源层和地层,并且地层和电源层紧耦合对抑制共模干扰有好处(利用相邻的平面降低电源平面交流阻抗)。以图1所示的4层板为例来说明层叠式的设计方案。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
19条回答
wangdezhi
2019-08-05 22:21
另外在电源输入端或电池供电的地方加上高频电容是非常有利的。一般情况下,对退耦电容的取值不是很严格,一般按C=l/,计算,即频率为10 MHz时取0.1μF的电容。
(5) 电源的布局
在进行DSP系统开发时,电源需要慎重考虑。因为一些电源芯片发热量很大,应优先安排在利于散热的位置,要与其他元器件隔开一定距离。可以利用加散热片或在器件下面铺铜来进行散热处理。注意在开发板底层不要放置发热组件。
(6) 其他注意
对于DSP系统其他组件的布局应该尽量考虑到焊接方便、调试方便和美观等要求。如对电位器、可调电感线圈、可变电容器、拨码开关等可调器件要结合整体结构放置。对于超过15 g的器件要加固定支架再焊接,特别注意要留出PCB的定位孔及固定支架所占用的位置。PCB边缘的元器件离PCB板边距离一般不要小于2 mm,PCB最好为矩形,长宽比为3:2或4;3。
2.3
布线设计
在综合考虑到增加DSP系统抗干扰性,增强EMC能力进行布局后,布线也要有一些措施和技巧。
(1)  DSP
的布线
布线大体上是从核心器件开始,并以其为中心展开。对于DSP这种PQFP(Plastic Quad FIat Pack)或BGA(BaIl Grid Arrayr)封装的器件,如图3所示,应先根据SRAM、Flash和CPLD的布局位置大体判断出走线方向,对引脚进行扇出(fanout)操作。特别是对于QFP&BGA类型的器件,扇出就显得尤其重要。在布线开始之初,就先把BGA类型器件的引脚作扇出,可以为后面的布线节省时间,并可以提高布线的质量和效率。在布线时,合理利用EDA工具的特点,比如power PCB的dynamicc rou-ting,可以最优计划空间。用dynamic的时候,这个功能会自动让线与线之间的空间保持在规则里面,不浪费空间,减少后续修改,提高布线的质量和效率。

一周热门 更多>